DIALOG(R)File 347: JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

03532152 **Image available**
LEAD FRAME AND MANUFACTURE THEREOF

PUB. NO.: 03-195052 [JP 3195052 A] PUBLISHED: August 26, 1991 (19910826)

INVENTOR(s): SAGARA HIDEJI

APPLICANT(s): DAINIPPON PRINTING CO LTD [000289] (A Japanese Company or

Corporation), JP (Japan) 01-335749 [JP 89335749]

APPL. NO.: FILED:

December 25, 1989 (19891225) [5] H01L-023/50

INTL CLASS: JAPIO CLASS:

42.2 (ELECTRONICS -- Solid State Components); 14.2 (ORGANIC

CHEMISTRY -- High Polymer Molecular Compounds)

JOURNAL:

Section: E, Section No. 1135, Vol. 15, No. 454, Pg. 102,

November 19, 1991 (19911119)

ABSTRACT

PURPOSE: To comply with the large size and the high-density mounting of a semiconductor element by a method wherein one part of a lead is extended to the lower part of a die pad and the electrical connection part of the lead protrudes to the outside from the die pad.

CONSTITUTION: Parts 4a of inner leads 4 are extended in such a way that they are situated partially at the lower part of a die pad 2; the inner leads 4a and the die pad 2 do not come into geometrical contact with each other. The inner leads 4a are bent perpendicularly to two short-side directions of the die pad 2 at the lower-part position of the die pad 2; their tips 4b protrude to the outside of the die pad 2 from short sides of the die pad 2. Consequently, the degree of extraction freedom of a lead frame is enhanced, and a package is made small. Thereby, it is possible to comply with the large size by a large capacity of a semiconductor element and to comply with the small size of a semiconductor device by the high-density mounting of the element.

® 日本菌特許庁(JP)

① 特許出顧公開

平3-195052 ⑫ 公 開 特 許 公 報 (A)

Wint. Cl. 1

識別記号

庁内整理番号

@公開 平成3年(1991)8月26日

H 01 L 23/50

Y

9054-5F 9054-5F

審査請求 未請求 請求項の数 9 (全9頁)

会発明の名称

リードフレーム及びその製造方法

頤 平1-335749 20特

願 平1(1989)12月25日 後出

伊発 明

東京都新宿区市谷加賀町1丁目1番1号 大日本印刷株式

会社内

大日本印刷株式会社 の出願 人

東京都新宿区市谷加賀町1丁目1番1号

弁理士 青木 健二 190代 理 人

外6名

1. 発明の名称

リードフレーム及びその製造方法

2. 特許請求の範囲

- (1) 半導体素子が搭載されるダイパッド及びご の半導体素子の電極パッドに電気的接続されるり ードを少なくとも備えたリードフレームにおいて 前記リードの一部が前記ダイパッドの下に延在 しているとともに そのリードの前記電気的接続 される接続場部が前記ダイパッドより外側に突出 していることを特徴とするリードフレーム
- (2) 前記リードの前記接続端部が、前記ダイバ ッドの短辺より外側に突出していることを特徴と する請求項1記載のリードフレーム
- (3) 前記リードの前記接続増部が、前記ダイパー ッド面に対してギャルウイング状に反差加工を施 されていることを特徴とする請求項1記載のリー
- (4) 前記ダイパッドの裏面の一部又は全部に絶 維層が形成されていることを特徴とする請求項1

ないしるのいずれか1記載のリードフレーム

- (5) 韓記ダイパッドの下に延在する前記リード の部分に絶録層が形成されていることを特徴とす る請求項1ないし3のいずれか1記載のリードフ
- (6) 前記絶録層は、熱硬化性ポリイミド系樹脂 および熱硬化性ペースト等の核状絶縁性物質を拡 布して、 熱処理を行うことにより形成されること を特徴とする欝水填4または5記載のリードフレ
- (7)前記絶縁層は、熱硬化性ポリイミド系棋館 等のフィルム状絶縁物質、 熱可塑性の接着剤およ び熱硬化性ポリイミド系構設の接着剤のいずれか 一つを貼付することにより形成されることを特徴 とする請求項4または5記載のリードフレーム。
- (8) 前記絶縁層は、熱硬化性ポリイミド系術脂 等のフィルム状絶無物質を貼付することにより形 成されなとともに このフィルム状絶縁物質によ り舞合うリードどうしがテーピング接続されてい ることを特徴とする請求項5記載のリードフレー

-315-

1

(9) 半導体素子が搭載されるダイパッド及びこの半導体素子の電極パッドに電気的接続されるリードを少なくとも備えたリードフレームの製造方法において、

前記ダイパッドを支持するタイパーをプレス成形することによりそのダイパッドをアップセット
し、その後前記リードを支持するダムパーをプレス成形することにより、前記リードの一部を前記
ダイパッドの下に延在させるとともに、そのリードの前記電気的接続される接続場部を前記ダイパッドより外側に突出させるようにしたことを特徴とするリードフレームの製造方法

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、半導体素子を搭載するリードフレームおよびその製造方法に関い、特に半導体素子を搭載するダイパッドを備えたリードフレームおよびその製造方法に関するものである。

【従来の技術】

素子面積が更に大きくなるので、 標準化されたパ ッケージサイズにこのような面積の大きな業子を 収納することは非常に困難になってくる。 すなわ ち、例えば第9図に示すように4MDRAM素子 を催る00mil、 長さ675milのSOJパッケー ジに収めた場合 パッケージに占める業子面積の 割合は54%~85%にもなってしまう。 そして 前途のダイパッド2を有するリードフレーム1に このような大面積の素子を収納しようした場合 このリードフレーム1 においては インナーリー ド4とダイパッド2とが同一平面内に配設されて いるので、 パッケージ内部におけるインナーリー ド4を配股する面積が確保できない したがって 従来のパッケージ構造のように大面積の素子を実 装すると、 インナーリード 4 の引き囲しができな くなってしまう。

そこで、DRAM素子の大型化に対応させるために、ダイパッドのないダイパッドレスモールドパッケージ(SOJ)などが開発されてきている。例えば、第10図に示すように1MのDRAM用

現在 汎用LSTパッケージは SMD(Surface Mount Device)化とピンピッチシュリンクによる小型化との二つの領向にあるのに対し、一方では汎用大容量メモリーを代表するDRAM(Dysanic Randon Access Memory)は、メモリー容量の増大により素子サイズが1.5倍/世代の割合で大型化してきている。

第8図は1Mビットの容量を有するDRAM素子を実装した従来のプラスチックパッケージの構造を示した図である。 第8図に示すように、このパッケージは、リードフレーム1のダイパッド2にほぼやこの平面内にリードフレーム1のインナーリード4を配散し、ポンディングパッド6とリードフレーム1のインナーリード4との電気的接続を行い、その後で封止樹脂によりモールドAした構造となっている。

[発明が解決しようとする課題]

しかしながら、 メモリー容量が1Mを超えると、

として、 Area wire device構造のパッケージが開発されており、このパッケージは素子の大型化に対応でき、現在では実用及階に至っている。 また、第11回(a) に示すよりに、リードフレーム1のインナーリード4の上面にポリイミドもしくはポリエーテルアミドイミド等の絶録フィルム13を貼り付け、この絶録フィルム13の上に素子3を配したCOL(Chip On Lead)型のパッケージ構造、および第11回(b) に示すように、インナーリード4の下面に絶縁性樹脂フィルム13を貼り合わせ、その下面に兼子3を配したLOC(Lead On Chip)型のパッケージ構造なども関発されてきている(例えば、特公昭63-232360号、昭63-293961号、昭64-77152号等を参照)。

ところで、 C-MOS等の高速デパイスにより 高速アクセスを保証するためには、 外部電源及び メモリー・アレイにともに高電圧 (具体的には 5. 0 V) を供給する必要があるが、 4 M、 1 6 Mビ ットクラスのメモリー容量の大きな DRAM 素子 になると、消費電力が500mWを超えてしまう。 しかし、前述のようなダイパッドレスのリードフレーム1では、素子から発生した熱は効果的に放散できないので、パッケージの熱抵抗が大きくなってしまう。 このため、煮子3の故障等を生じ易くなるという問題がある。 このように、ダイパッド2のないリードフレーム1においては、 DRA M素子の大型化に確実に対応することはきわめて貧しい。

このようなことから、ダイパッド2のあるリードフレーム1の方が、DRAM来子の大型化に対応し易いが、ダイパッド2のあるリードフレーム1では、前途の問題を解決しなければならない。

本発明は、このような事情に鑑みてなされたものであり、その目的は、リードフレームにダイバッドを備えても、インナーリードの引き回しができるようにして、半導体素子の大型化に確実に対応させることができるとともに、しかもパッケージをより一層小型にして高密度実装化に確実に対応することのできるリードフレームを提供するこ

ようにしたことを特徴としている。

[作用]

このような構成をした本発明のリードフレームにおいては、前記リードの一部が前記ダイパッドの下に延在しているとともに、そのリードの前記電気的接続される接続場部が前記ダイパッドより外側に突出するようにしているので、リードフレームの引き回し自由度が向上することとなり、例えばDRAM第子等の半導体業子の大容量化に体う大型化に確実に対応することができるようにな

また、前記リードの一部が前記ダイバッドの下 に近在することにより、 パッケージが小さくなる ので、 高密度実装化に伴う半導体素子の小型化に 確実に対応できるようになる。

更に、消費電力に起因する素子の発熱量が増大 しても、発生した熱はダイバッドから効果的に放 散するようになるので、半導体素子の故障率が低 減する。

更に本発明のリードフレームの製造方法におい

とである。

[課題を解決するための事段]

前述の課題を解決するために、本発明は、半導体素子が搭載されるダイパッド及びこの半導体素子の電極パッドに電気的接続されるリードを少なくとも備えたリードフレームにおいて、前記ダイパッドの下に延在しているとともに、そのリードの前記電気的接続される接続場のが前記ダイパッドより外側に突出している。

また本発明は、半導体素子が搭載されるダイパッド及びこの半導体素子の電極パッドに電気的接続されるリードを少なくとも備えたリードフレームの製造方法において、前配ダイパッドを支持することによりそのダイパッドをアップセット し、その後前記リードをガムパーをプレス成形することにより、前記リードの一部を前記ダイパッドの下に延在されるを経過部を前記ダイパッドより外側に突出させる

ては、従来のリードフレームの製造方法に単にプレス工程を付加するだけであるので、製造ラインをほとんど変更することなく、簡単かつ安価にリードフレームを製造することができる。

[实施例]

以下、図面を用いて本発明の実施例について説明する。

第1回は本発明にかかるリードフレームの一実 施例を示し、半等体素子の一例として、ダイナミ ック・ランダム・アクセス・メモリー素子(DR AM素子)に対する300 mile しくは350 mil 幅の樹脂対止壺DIP (Dual Inline Package)およびSOJ (Small Outline J-lead-Package)用のリードフレームの平面図である。なね、前述の従来 のリードフレームと同じ構成要素には同じ符号を 付すことにより、その説明は省時する。

第1図(a) に示されているリードフレーム1 は、 短形のダイパッド 2、 多数のインナーリード 4、 4、 … およびこのインナーリード 4 と同数の アウターリード 7、 7、 … からなっており、 4 2 %NI-Fe合金 50%NI-Fe合金または 網合金等からなり、厚さ0.1m/m程度のものを、 フォトリソグラフィー法によりレジスト製版した 後、歴式エッチング等により所定形状に形成され ている。

インナーリード 4、 4、 …の一部 4 a、 4 a、 …は部分的にダイパッド 2 の下方に位置するまで 延設されており、これらインナーリード 4 a、 4 a、 …とダイパッド 2 とは幾何学的に接触しない ように配置されている。これらのインナーリード 4 a、 4 a、 …はダイパッド 2 の下方位置でダイパッド 2 の知辺方向に直角に曲がっていて それらの先端 4 b、 4 b、 …がダイバッド 2 の短辺から ダイパッド 2 の外傷へ突出している。

ダイパッド2は、一対のタイパー8により一対のフレーム9、9に支持されており、またインナーリード4およびアウターリード7は、これらリード4、7と平行に延びる二対のダムパー10、10、…によって支持されている。

各タイパー8には、折曲部8aが形成されてお

処理の一例を示し、同図(a)に示されているリードフレーム1では、ダイパッド2の裏面の4角の部分に絶縁処理a、a、…が施されており、同図(b)に示されているリードフレーム1では、ダイパッド2裏面の全体に絶縁処理aが施されている。また、同図(c)に示されているリードフレーム1では、ダイパッド2の下に位置するインナーリード4の部分に相当する箇所に絶縁処理aが施されている。

地様層13を形成する方法としては、 熱硬化性 ポリイミド系樹脂および熱硬化性ペースト等の液 状絶縁性物質を塗布して、 熱処理を行うことにより形成する方法。 あるいは熱硬化性ポリイミド系 樹脂等のフィルム 状絶縁物質、 熱可置性の接着剤のいずれか 一つを貼付することにより形成する方法がある。 その場合、 熱硬化性ポリイミド系 樹脂等のフィルム 状絶縁物質をインナーリード 4 の部分に貼付することにより、 インナーリード 4 どうしがテービング接続されるようになる。 これにより、 イ

り (第6 図に明瞭に示されている)、 この折曲部 8 a により、 ダイパッド 2 はインナーリード 4 お よびアウターリード 7 より上力の位置にセットアップされている。 これにより、 前途のようにインナーリード 4 a とダイパッド 2 とは幾何学的に接触しないようになっている。 また、 第1 図 (b) に明瞭に示すように、 各ダムパー10 には、 下方に 常曲する 常曲部 10 a、 10 a、 …が形成されている。

リードフレーム1の材料の硬さが飲ちかい場合 もしくは材料の板厚が薄い場合には、ダイパッド 2の裏面の一部または全部、もしくはインナーリード4の全域または一部に絶縁処理を施すことに より絶縁層13を形成し(第6図及び第7図 絶縁 際に示されている)、インナーリード4a、 絶縁 層13およびダイパッド2の3層構造にされてい る。これにより、インナーリード4とダイパッド 2との接触を回避するようにしているととの接触を パッケージ内部の定インピーダンス化を図れるよ うにしている。第2図(a)~(c) はこの絶縁

ンナーリード4が拠んで、インナーリード4どう しが互いに接触することが防止される。

このようなリードフレーム1を製造するには 生ず第3図に示すような従来のリードフレームと ほぼ同じ大きさの平板状のリードフレーム 1'の原 形を形成する。 この原形のリードフレーム 1 では インナーリード4 m. 4 a. …の各先場 4 b. 4 b. …は、ダイパッド2周囲の外側に位置してい て、ダイパッド2の下方には位置していない。 次 に この原形のリードフレーム1のタイパー8を プレス成形して折曲部8aを形成することにより、 ダイパッド2をインナーリード4およびアウター リード7よりも上方へアップセットする。 ダイバ ッド2のアップセットを行った後、 第4図 (a)、 (も) に示すようにアウターリード7と水平方向 に存在するダムパー10の片側2ヶ所 針4ヶ所 (剪3図にもで指示) を、金型11, 12を用い て所定の圧力にてプレス成形を行う。 第5 図に分 すように、 金型11はダムパー10の所定の4ヶ 所りのみをプレスできるように、 それらの4ヶ所

b に対応する位置にほぼ新面や円形の4個の突起 11a、11a、…が設けられている。このプレス成形によりダムパー10にリードフレーム1の 平面に直交して下方に湾曲する湾曲部10aを形成する。

5 長を短くできる。 その後、 所定部分を樹脂によりモールドAすることによりパッケージングが完了し、 第7 図に示すようなパッケージ状態の樹脂 対止型半導体装置が得られる。 このようにして得 られた樹脂針止型半導体装置は、 リードフレーム 1 の左右の寸法が短縮することにより、 コンパク トなものとなる。

な払、本発明は創造の実施例に限定されなく。 種々の設計変更が可能である。

例えば前述の実施例においては、第1図に示すようにダイパッド2の下方に位置するインナーリードやの先端部4 b が他のインナーリードやわわち た場部4 b とダイパッド2 とは上下位置が異なったのとしているが、それらのダイパッド2 の下方に位置するインナーリード4 の先端部4 b に、中 が 4 b が ダイパッド2 とほぼ同一平面内に配設するようにすることもできる。

成されたリードフレーム1においては、インナーリード4がダイパッド2の下方に位置することにより、インナーリード4の引き回しが可能となる。また、従来のリードフレーム1の製造方法に単にプレス工程を付加するだけであるので、従来の製造ラインを変更することなく、簡単かつ安価にリードフレーム1を製造することができる。

インナーリード4の先端部4bのボンディングボスト4cには、たとえばNi-Fe合金系の場合、Agめっき処理等を落すことにより、ダイパッド2上に搭載されるLSI素子3との電気的接続を行うためのワイヤボンディング5が可能なようにされている。

そして、このように形成されたリードフレーム 1のダイバッド2の上にLS 1 素子 3 を搭載した 後、LS 1 素子 3 の電極パッドとそのパッドに対 応するインナーリード 4 とをポンディングワイヤ 5 により電気的に接続する。 その場合、インナー リード 4 の先端部 4 b が素子 3 の電極パッド近傍 まで延在することになるのでポンディングワイヤ

また前述の実施例では、単導体素子の一例として、ダイナミック・ランダム・アクセス・メモリー素子に対する300milもしくは350mil幅の樹脂対止型DIPまたはSOJ用のリードフレームを用いて説明しているが、本発明は、例えばS-RAM(Statio Randon Access Memory). BPROM(Blacable-Programable Read Only Namory) Bar OM(Blacarically Brasable Programable Read Only Memory)等の単導体第子、ZIP(Zig-gag Inline Package)、SOP(Small Ostline Package)等のピン挿入型及び表面実装型パッケージに対応するリードフレームに対しても同様に適用することができる。

[発明の効果]

以上の説明から明らかなように、本発明のリードフレームによれば、従来のダイパッドを有する形でのリードフレームの引き回しが可能となるので、 半等体パッケージ構造となしたとき、 例えば DRAM兼子等の半導体兼子の大容量化に伴う大型化に確実に対応することができるようになる。

特開平3-195052(6)

また、本発明によれば、大容量メモリーの半導 体装置に見られるような埋没捉さが浅くしかも細 いインナーリードにおける耐湿性を向上すること ができるとともに、リードの引き抜き強度の低下 も防止することができる。

更に、リードの一部がダイパッドの下に延在する分、すなわち、ダイパッドとインナーリードとが重なる分だけパッケージの小型化がなされるので、素子の高密度実装化に伴う半導体装置の小型化に確実に対応できるようになる。

更に、消費電力に起図する素子の発熱量が増大 しても、発生した熱はダイパッドから効果的に放 散するようになるので、半導体素子の故障率が低 減する。 すなわち、メモリーの高集積化に伴う発 熱量の増大にも対処することができるようになる。

更に、リードの先端部が兼子の電極バッド近傍まで延在することになるのでポンディングワイヤ 長を短くできるとともに、パッケージ内部におけるリード断面積を一定にすることができ、更に リード、絶縁層およびダイパッドの3層構造によ

施例のリードフレームの部分拡大区 第7回はこの実施例のリードフレームを用いてパッケージングして形成された半導体装置の断衝区 第8回は従来のSOJ(SOP)パッケージの構造を示すの分な大区 第9回は各半導体装置におけるフRAM素子の占有状態を示すた区 第10回は従来のAreaーwire device構造の牛導体装置を示す斜視区 第11回は従来のパッケージ構造を示し (a)はCOL(Chip On Lead)型のパッケージ構造を部分的に示す斜視区でる。

1 … リードフレーム 2 … ダイパッド、3 … 絶縁 周、4 … インナーリード、5 … ポンディングワイ ヤ、7 … アウターリード、8 … タイパー、10 … ダムパー、11, 12 … プレス成形用金型、13 … 絶縁層、A … 樹脂モールド

(外6名)


特許出願人 大日本印刷株式会社 代理人弁理士 青 木 健 二 りパッケージ内部の定インピーダンス化が図れる ようになる。 これにより、 半導体装置の高月液特 性が良好となり、 高速アクセスを実現することが できるようになる。

更に、本発明のリードフレームの製造方法に単にプ れば、従来のリードフレームの製造方法に単にプ レス工程を付加するだけであるので、製造ライン をほとんど変更することなく、簡単にかつ安価に リードフレームを製造することができる。


4. 図面の簡単な説明

第1図は本発明に係るリードフレームの一実施例を示し、(a)はその実施例の平面図、(b)は(a)におけるIB―IB線に拾う新面図、(c)は(a)におけるIC―IC線に拾う断面図、第2図(a)、(b)、(c)は絶縁処理を行う部分を示す図、第3図(a)、(b)、(c)はこの実施例の尿形を示す第1図と同様の図、第4図(a)、(b)はプレス成形の工程を説明する図、第5図(a)、(b)、(c)はこのプレス成形に使用される金型を示す図、第6図はこの実


第1図




第2図




第3図




特開平3-195052(8)



第6図



第8図



第11 図

